尴尬!3nm芯片的性能没有想象中的好

日期:2023-10-17 18:44:55 / 人气:182

良率低,提升不明显。“不管你喜不喜欢今年的iPhone 15,你大概都会认可一件事。很多人选择购买iPhone 15 Pro系列的一大动力是TSMC 3nm工艺的A17 Pro。
A17 Pro采用TSMC最新的3N工艺(N3B)制造,晶体管数量达到惊人的190亿个。这是全球首款采用TSMC 3N工艺的手机芯片,也是3N工艺首次出现在普通人能买到的大众消费品中。
要知道,随着芯片尺寸接近物理极限,每一代工艺节点升级所需的投资也在加速。仅TSMC 3nm新投资就超过200亿美元。
巨大的投入意味着巨大的成本,尤其是在前期工艺不成熟、成品率低的情况下,没有多少行业和公司能够承担3nm芯片的制造成本。
其中,智能手机一直是推动先进制造工艺不断进步的最强大、最具活力的力量。
一方面是因为智能手机需要在非常小的内部空间里塞进一个运算能力惊人的芯片,同时降低芯片的功耗和发热也是非常有可能的;
图/苹果
另一方面,芯片制造成本太高,仅一年就能卖出十几亿部智能手机,可以形成规模效应,不断推广先进工艺改进工艺,提高良率,让服务器、PC、游戏机甚至汽车都可以使用更先进的芯片制造技术。
但是更大的投入和更先进的技术就等于“正确”吗?或许不是,iPhone 15 Pro系列的散热风暴还没有过去,关于良品率或者成本的审问一直是3nm以上的“乌云”。
成品率和成本,3nm的“乌云”。
10月9日,科技创新板期刊援引行业分析称,目前三星和TSMC的3nm工艺良品率在50%左右。一位接近三星的人士还透露,为了在明年赢得高通和其他大客户的3纳米移动芯片订单,成品率需要提高到至少70%。
在半导体制造中,良率直接意味着一整片加工晶圆上能正常工作的芯片比例。一般来说,一个晶圆上可以同时制造上百个相同的裸芯片,然后将晶圆上的裸芯片切割封装安装在产品上。
图/TSMC
在成熟工艺中,代工厂的良品率一般可以达到99%,但在高级工艺中,由于工艺难度大,前期存在大量问题,良品率可能会很低。但按照惯例,代工厂不负责缺陷芯片的制造成本,这部分成本还是由芯片设计客户承担,比如苹果、英伟达。
当然,“50%的收益率”未必可信。此前各种渠道的大量信息给出了不同的良品率,其中来自产业链的A17 Pro的良品率为70-80%。但无一例外,这些消息都透露了一个关键信息,那就是3nm的良率很低。
收益率越低,成本越高。
这也是为什么在2023年这个节点,除了苹果,其他各大芯片设计公司都没有选择采用3nm技术,更多的是瞄准了N3B之后的技术。按照TSMC早前的规划,TSMC的3nm工艺其实包括N3B (N3)、N3E、N3P、N3X等版本。
TSMC进程路线图,图/TSMC
甚至在业内传言,甚至苹果公司与TSMC签订了“对赌”协议,约定未来一年TSMC的N3B工艺由苹果独家使用,废片费用由TSMC承担,而非苹果公司。
而如果说良品率很大程度上决定了3nm的高成本,进而提高了芯片设计公司进口的门槛,那么3nm的功耗和发热也是阻止他们更早进口的关键原因。
热量和功耗,3纳米的另一片“乌云”。
关于iPhone 15 Pro系列的发热,这里就不赘述了。我们之前在文章中分析过,iPhone 15 Pro系列发热的“罪魁祸首”是设计和芯片,而后者自然是3nm工艺的A17 Pro。
坦白说,iPhone 15 Pro的发热有多大程度是因为A17 Pro,A17 Pro的问题有多大程度是因为TSMC的N3工艺,目前没有实际定论。
但是肯定有问题。根据苹果给出的数据,A17 Pro的晶体管数量为190亿,比上一代A16增加了近20%,而CPU性能仅提升了10%左右。GPU核心数量从5个增加到6个,而峰值性能提高了20%。不过根据GeekBench的数据,峰值性能提升的另一面是A17 Pro TDP的峰值功率达到了惊人的14W。
图/苹果
这不仅仅是苹果和TSMC面临的问题。
随着晶体管尺寸接近物理极限,量子隧穿效应带来的问题越来越严重,逃逸电子导致的漏电会导致芯片更严重的发热和功耗问题。因此,7nm之后,整个行业的“工艺焦虑”越来越明显,探索摩尔定律新出路的步伐加快。
当然,回到3nm,TSMC和三星并非毫无准备。
N3E是TSMC真正的3nm,三星在赌GAA。
相比A17 Pro上采用的N3B工艺,N3E是TSMC规划的完全不同的工艺节点,在功耗控制上更加理想。
TSMC不仅使用了“创新的阻塞技术”,更重要的是,FINFLEX技术的引入允许芯片设计者在一个模块中混合和匹配不同的标准单元,以同时优化性能、功耗和面积。包括N3P,N3X,N3AE,N3S等工艺节点,其实都是N3E的后续变种。
而且从这半年的新闻来看,普遍指出N3E的收益率优于N3B。一份文件显示,N3E 256Mb SRAM的平均良率是80%,移动和HPC芯片的良率也是80%。此前一直有传言称,TSMC正在考虑放弃N3B节点,推迟N3E节点正式进入3nm。
图/TSMC
9月7日,联发科与TSMC联合宣布,联发科首款采用TSMC 3纳米工艺生产的天奇旗舰芯片已经成功量产,这款旗舰芯片将于2024年下半年上市。基本确定天机(天机9400)这款旗舰芯片采用TSMC N3E工艺,官方透露:
与N5工艺相比,TSMC N3E工艺的逻辑密度提高60%左右,相同功耗下速度提高18%,或者相同速度下功耗降低32%。
相比之下,在去年底的IEDM(IEEE国际电子器件大会)上,TSMC透露N3B技术实际上只增加了SRAM密度约5%(与N5技术相比),与最初宣称的20%相差甚远。
此外,9月底,业内有消息称,英威达也下了TSMC 3nm工艺的订单,生产基于Blackwell的B100数据中心GPU,预计将采用更强调性能提升的N3P或N3X工艺。
可以说,N3E及其变种才是大多数芯片厂商真正的3nm。
三星这边,在去年6月率先宣布成功应用3nm的GAAFET技术。GAAFET的正式名称是Gate-All-Around FET,在架构上最明显的变化是单位面积的利用效率。
晶体管架构的转变,图/三星
众所周知,计算性能最底层其实是晶体管的“通断”,用二进制表示“0”和“1”,更底层是控制晶体管中通道(也称沟道)的能力。FinFET首次将沟道由水平改为垂直,而三星采用宽沟道(纳米芯片)GAAFET技术,支持单位面积更多的沟道控制,从而实现:
与5nm工艺相比,第一代3nm工艺可降低功耗45%,性能提升23%,芯片面积减少16%。第二代3纳米工艺功耗降低50%,性能提升30%,芯片面积减少35%。(注:三星二代3nm要等到明年了。)
与TSMC仍在使用的FinFET技术相比,GAA具有更好的静电控制能力。法国信息技术电子实验室的高级集成工程师Sylvain Barraud也指出:“与FinFET相比,GAA堆叠纳米线还具有更高的有效沟道宽度,可以提供更高的性能。」
事实上,TSMC和英特尔也很早就宣布,他们将在2纳米节点正式引入GAA技术。他们之所以不在3nm节点做,是因为技术成熟度低导致的良品率问题。三星GAA 3nm之前曾多次报告严重的良率问题,甚至在宣布量产后去找美国Silicon frontier Technology Company,共同提高3nm GAA工艺的良率。
所以对于三星来说,关键是如何在保持3nm GAA能效优势的同时,尽可能提高良品率。
硅片,图/三星
写在最后
今天,所有人都明白芯片在物理尺寸极其微小的现实世界中有多么重要,芯片上的每一寸进步都会实质性地推动世界的计算能力,这也是过去几十年人类科技进步的主要动力之一。
相对于1nm之后的未来,3nm目前遇到的问题既不困难也不意外,fab早有预期和准备。但即使在芯片制造工艺无限接近物理极限的几年后,也从未出现过任何未解决的问题。
大规模集成电路兴起之时,不佳的良品率一度让很多公司失去信心。然而,飞兆半导体、德州仪器等公司将芯片制造车间改成了无尘超净室,每个进入其中的人都要穿上极其严格的防护服,以确保灰尘、汗水和毛发不会损伤脆弱的晶圆,从而达到足够高的良品率。
当MOS晶体管(场效应晶体管)接近性能极限的时候,很多人也认为晶体管不能再小了,芯片的性能已经提升到了尽头。但最终FinFET架构还是继续推动了芯片技术的发展。
2019年,当TSMC创始人张忠谋被媒体问及摩尔定律是否已经走到尽头时,他认为这个问题没有人知道答案,因为背后至少有5nm、3nm、2nm的技术。但是他相信摩尔定律的未来将会是:
每片乌云都有一线光明。
图片来自苹果。"

作者:杏耀注册登录官方平台




现在致电 8888910 OR 查看更多联系方式 →

COPYRIGHT 杏耀注册登录官方平台 版权所有